Схемная реализация логических элементов И-ИЛИ

Схемная реализация логических элементов И-ИЛИ Онлайн библиотека PLAM.RU

3 Логические элементы

3.1 Основные параметры логических элементов

Коэффициент объединения по входу Коб — число входов, с помощью которых реализуется логическая функция.

— Коэффициент разветвления по выходу Краз показывает, какое число логических входов устройств этой же серии может быть одновременно присоединено к выходу данного логического элемента.

— Быстродействие характеризуется временем задержки распространения сигналов через ЛЭ и определяется из графиков зависимости от времени входного и выходного сигналов (Рисунок 10). Различают время  задержки распространения сигнала при включенииЛЭ t1,0зд.р, время задержки сигнала при выключении t0,1зд.р и среднее время задержки распространения t1,0зд.р ср.

Рисунок 10 К определению времени задержки распространения сигнала ЛЭ

Средним временем задержки распространения сигнала называют интервал времени, равный полусумме времён задержки распространения сигнала при включении и выключении логического элемента:

tзд.р ср = (t1,0зд.р + t0,1зд.р)/2

— Напряжение высокого U1и низкого U0уровней (входные U1вх и выходные U0вых) и их допустимая нестабильность. Под U1 и U0 понимают номинальные значения напряжений «Лог.1» и «Лог.0»; нестабильность выражается в относительных единицах или в процентах.

— Пороговые напряжения высокого U1пор  и низкого U0пор уровней. Под пороговым напряжением понимают наименьшее (U1пор) или наибольшее (U0пор) значение соответствующих уровней, при котором начинается переход логического элемента в другое состояние. Эти параметры определяются с учётом разброса параметров соответствующей серии в рабочем диапазоне температур; в справочниках часто приводится одно усреднённое значение UПОР.

— Входные токи I0вх, I1вх соответственно при входных напряжениях низкого и высокого уровней.

— Помехоустойчивость. Статическая помехоустойчивость оценивается по передаточным характеристикам логического элемента как минимальная разность между значениями выходного и входного сигналов относительно порогового значения с учётом разброса параметров в диапазоне рабочих температур:

U-ПОМ = U1вых.min – UПОР

U+ПОМ = UПОР – U0вых.min

В справочных данных обычно приводится одно допустимое значение помехи, которое не переключает ЛЭ при допустимых условиях эксплуатации.

— Потребляемая мощность Pпот или ток потребления Iпот.

— Энергия переключения — работа, затрачиваемая на выполнение единичного переключения. Это интегральный параметр, используемый для сравнения между собой микросхем различных серий и технологий. Он находится как произведение потребляемой мощности  и среднего времени задержки распространения сигнала.

3.2 Транзисторно-транзисторная логика

Элементы транзисторно-транзисторной логики (ТТЛ) составляют базу микросхем среднего и высокого быстродействия. Разработано и используется несколько вариантов схем, имеющих различные параметры.

Рисунок 11 Логические элементы И-НЕ с простым а) и сложным б) инвертором

3.2.1 ТТЛ элемент И-НЕ с простым инвертором

В состав такого элемента входит многоэмиттерный транзистор VT1 (рисунок 11,а), осуществляющий логическую операцию И и транзистор VT2, реализующий операцию НЕ. 

Многоэмиттерный транзистор (МЭТ) является основой ТТЛ. При наличии на входах схемы  т.е. эмиттерах МЭТ сигнала U0=UКЭ.нас эмиттерные переходы смещены в прямом направлении и через VT1 протекает значительный базовый ток 1=(E–UБЭ.нас–UКЭ.нас)/, достаточный для того, чтобы транзистор находился в режиме насыщения. При этом напряжение коллектор-эмиттер VT1 UКЭ.нас=0,2 В. Напряжение на базе транзистора VT2, равное U0+UКЭ.нас=2UКЭ.нас<UБЭ.нас и транзистор VT2 закрыт. Напряжение на выходе схемы соответствует уровню логической «1». В таком состоянии схема будет находиться, пока хотя бы на одном из входов сигнал равен U0.

Если входное напряжение повышать от уровня U0 на всех входах одновременно, или на одном из входов при условии, что на остальные входы подан сигнал логической «1», то входное напряжение на базе повышается и при =Uвх+UКЭ.нас=UБЭ.нас и транзистор VT2 откроется. В результате увеличится ток базы VT2, который будет протекать от источника питания через резистор и коллекторный переход VT1, и транзистор VT2 перейдёт в режим насыщения. Дальнейшее повышение UВХ приведёт к запиранию эмиттерных переходов транзистора VT1, и в результате он перейдёт в режим, при котором коллекторный переход смещён в прямом направлении, а эмиттерные — в обратном (Инверсный режим включения). Напряжение на выходе схемы UВЫХ=UКЭ.нас=U0 (транзистор VT2 в насыщении).

Таким образом, рассмотренный элемент осуществляет логическую операцию И-НЕ.

Простейшая схема элемента ТТЛ имеет ряд недостатков. При последовательном включении таких элементов, когда к выходу элемента подключаются эмиттеры других таких же элементов, ток, потребляемый от ЛЭ, увеличивается, уменьшается напряжение высокого уровня (лог. «1»). Поэтому элемент обладает низкой нагрузочной способностью. Это обусловлено наличием больших эмиттерных токов многоэмиттерного транзистора в инверсном режиме, которые потребляются от ЛЭ транзисторами-нагрузками.

Кроме того, эта схема имеет малую помехоустойчивость по отношению к уровню положительной помехи: U+ПОМ=UБЭ.нас–U0=UБЭ.нас–2UКЭ.нас. Для устранения указанных недостатков используют схемы ТТЛ со сложным инвертором (Рисунок 11,б).

3.2.2 ТТЛ элемент со сложным инвертором 

Схема ТТЛ со сложным инвертором (рисунок 11,б) также, как и схема с простым инвертором, осуществляет логическую операцию И-НЕ. При наличии на входах напряжения лог. «0» многоэмиттерный транзистор VT1 находится в режиме насыщения, а транзистор VT2 закрыт. Следовательно, закрыт и транзистор VT4, поскольку ток через резистор R4 не протекает и напряжение на базе VT4 Uбэ4="0". Транзистор VT3 открыт, так как его база подключена к источнику питания E через резистор R2. Сопротивление резистора R3 невелико, поэтому VT3 работает как эмиттерный повторитель. Через транзистор VT3 и открытый диод VD протекает ток нагрузки логического элемента и выходное напряжение, соответствующее уровню лог. «1», равно напряжению питания за минусом падения напряжения UБЭ.нас, падения напряжения на открытом диоде =UБЭ.нас и небольшого падения напряжения на сопротивлении R2 от тока базы VT2: U¹=E–2UКЭ.насR22 = Un–2UБЭ.нас.

Рассмотренному режиму соответствует участок 1 передаточной характеристики логического элемента ТТЛ (рисунок 12.а)

Рисунок 12 Характеристики базового ЛЭ серии 155:

а – передаточная, б – входная.

При увеличении напряжения на всех входах потенциал базы VT2 возрастает и при UВХ=U0пор транзистор VT2 открывается, начинает протекать коллекторный ток IK2 через резисторы R2 и R4. В результате базовый ток VT3 уменьшается, падение напряжения на нём увеличивается и выходное напряжение снижается (участок 2 на рисунке 12). Пока на резисторе R4падение напряжения UR4<UБЭ.нас  транзистор VT4 закрыт. Когда UВХ=U¹пор=2UБЭ.насUКЭ.нас открывается транзистор VT4. Дальнейшее увеличение входного напряжения приводит к насыщению VT2 и VT4 и переходу VT1 в инверсный режим (участок 3 на рисунке 12). При этом потенциал точки «а» (см. рисунок 11,б) равен Ua=UБЭ.нас+UКЭ.нас, а точки «б» — =UКЭ.нас, следовательно, Uаб==UБЭ.нас. Для отпирания транзистора VT3 и диода VD1 требуется Uаб≥2UБЭ.нас. Так как это условие не выполняется, то VT3 и VD1 оказываются закрытыми и напряжение на входе схемы равно UКЭ.нас=U0 (участок 4 на рисунке 12).

При переключении имеются промежутки времени, когда оба транзистора VT3 и VT4 открыты и возникают броски тока. Для ограничения амплитуды этого тока в схему включают резистор с небольшим сопротивлением (R3=100–160 Ом). 

При отрицательном напряжении на эмиттерах МЭТ большем 2 В развивается туннельный пробой и входной ток резко увеличивается. Для защиты ЛЭ от воздействия отрицательной помехи в схему введены диоды VD2, VD3, которые ограничивают её на уровне 0,5–0,6В.

При положительном напряжении больше (4–4,5) В входной ток также увеличивается, поэтому для подачи на входы ЛЭ лог. «1» нельзя подключать входы к напряжению питания +5 В. 

При практическом применении ЛЭ ТТЛ неиспользованные входы можно оставлять свободными. Однако при этом снижается помехоустойчивость из-за воздействия наводок на свободные выводы. Поэтому их обычно или объединяют между собой, если это не ведёт к превышению для предшествующего ЛЭ, или подключают к источнику питания +5 В через резистор R=1 кОм, ограничивающий входной ток. К каждому резистору можно подключать до 20 входов. Таким методом уровень лог. «1» создаётся искусственно.

Помехоустойчивость элемента ТТЛ со сложным инвертором:

U+пом = U1порU0 = 2UБЭ.нас – 2UКЭ.нас

Uпом = U1 – U1пор = E – 4UБЭ.нас + UКЭ.нас

Быстродействие элементов ТТЛ, определяемое временем задержки распространения сигнала при включении t1,0зад.р и выключении t0,1зад.р, зависит от длительности процессов накопления и рассасывания неосновных носителей в базах транзисторов, перезарядки емкостей коллекторных СК и эмиттерных СЭ ёмкостей переходов. Поскольку при работе элемента ТТЛ открытые транзисторы находятся в состоянии насыщения, то существенный вклад в увеличение инерционности ТТЛ вносит время рассасывания неосновных носителей при запирании транзисторов.

Элементы ТТЛ со сложным инвертором имеют большой логический перепад, малую потребляемую мощность, высокое быстродействие и помехоустойчивость. Типичные значения параметров ТТЛ следующие: Uпит=5 В; U1≥2,8 В; U0≤0,5 В; tзд.ср=10…20 нс; Pпот.ср=10…20 мВт; Kраз=10.

При практическом применении ЛЭ ТТЛ неиспользованные входы можно оставлять свободными. Однако при этом снижается помехоустойчивость из-за воздействия наводок на свободные выводы. Поэтому их обычно или объединяют между собой, если это не ведёт к превышению для предшествующего ЛЭ, или подключают к источнику питания +5 В через резистор R=1 кОм, ограничивающий входной ток. К каждому резистору можно подключать до 20 входов.

3.2.3 Элементы ТТЛШ

С целью увеличения быстродействия элементов ТТЛ, в элементах ТТЛШ используются транзисторы Шотки, представляющие собой сочетание обычного транзистора и диода Шотки, включённого между базой и коллектором транзистора. Поскольку падение напряжения на диоде Шотки в открытом состоянии меньше, чем на обычном p-n-переходе, то большая часть входного тока протекает через диод и только его малая доля втекает в базу. Поэтому транзистор не входит в режим глубокого насыщения. 

Следовательно, накопление носителей в базе из-за их инжекции через коллекторный переход практически не происходит. В связи с этим имеет место увеличение быстродействия транзисторного ключа с барьером Шотки в результате уменьшения времени нарастания тока коллектора при включении и времени рассасывания при выключении.

Среднее время задержки распространения сигнала элементов ТТЛ с диодами Шотки (ТТЛШ) примерно в два раза меньше по сравнению с аналогичными элементами ТТЛ. Недостатком ТТЛШ является меньшая по сравнению с аналогичными элементами ТТЛ помехоустойчивость U+пом из-за большего значения U0 и меньшего Uпор.

3.2.4 Элементы ТТЛ с тремя выходными состояниями — 

имеют дополнительный вход V — вход разрешения (рисунок 13,а). При подаче на этот вход напряжения U0 транзистор VT5 открыт и насыщен, а транзисторы VT6 и VT7 закрыты и поэтому не влияют на работу логического элемента. В зависимости от комбинации сигналов на информационных входах на выходе ЛЭ может быть сигнал с уровнем «лог. 0» или «лог. 1». При подаче на вход V напряжения с уровнем «лог. 1» транзистор VT5 закрывается, а транзисторы VT6 и VT7 открываются, напряжение на базе транзистора VT3 уменьшается до уровня UБЭ.нас+Uд, транзисторы VT2, VT3, VT4 закрываются и ЛЭ переходит в высокоимпедансное (третье) состояние, то есть отключается от нагрузки.

На рисунке 13,б показано УГО этого элемента. Значок ∇ указывает на то, что выход имеет три состояния. Значок E∇ «Разрешение третьего состояния» указывает, что сигналом =0 ЛЭ переводится в третье (высокоомное) состояние.

Для уменьшения помех по цепи питания в точках подключения к шинам групп ЛЭ устанавливают развязывающие керамические конденсаторы ёмкостью порядка 0,1 мкФ на один корпус. На каждой плате между цепью питания и общей шиной 1–2 электролитических конденсатора ёмкостью 4,7–10 мкФ.

Рисунок 13 Логический элемент ТТЛ И-НЕ с тремя выходными состояниями а) и его УГО б).

В таблице 7 приведены параметры некоторых серий ЛЭ ТТЛ.

Таблица 7 Параметры некоторых серий логических элементов ТТЛ

ПАРАМЕТРЫ СЕРИИ Универсальные Высокого быстродействия Микромощные 133, 155 К531 КР1531 К555 Кр1533 Входной ток I0ВХ, мА -1,6 -2,0 -0,6 -0,36 -0,2 Входной ток I1ВХ, мА 0,04 0,05 0,02 0,02 0,02 Выходное напряжение U0ВЫХ, В 0,4 0,5 0,5 0,5 0,4 Выходное напряжение U1ВЫХ, В 2,4 2,7 2,7 2,7 2,5 Коэффициент разветвления по выходу KРАЗ 10 10 10 20 20 Коэффициент объединения по входу KОБ 8 10 — 20 — Время задержки распространения сигнала tЗАД.ср 19 4,8 3,8 20 20 Потребляемый ток, мА: I0ПОТ (при U0ВЫХ) 22 36 10,2 4,4 3 I1ПОТ (при U1ВЫХ) 8 16 2,8 1,6 0,85 Допустимое напряжение помехи, В 0,4 0,3 0,3 0,3 0,4 Напряжение питания, В 5 5 5 5 5 Выходные токи, мА: I0ВЫХ 16 20 20 8 4 I1ВЫХ -0,4 -1 -1 -0,4 -0,4 Средняя потребляемая мощность на элемент, мВт 10 19 4 2 1,2

3.3 Эмиттерно-связанная логика

Основой эмиттерно-связанной логики (ЭСЛ) является быстродействующий переключатель тока (Рисунок 14,а). Он состоит из двух транзисторов, в коллекторную цепь которых включены резисторы нагрузки RК, а в цепь эмиттеров обоих транзисторов — общий резистор Rэ, по величине значительно больший Rк. На вход одного из транзисторов подаётся входной сигнал Uвх, а на вход другого — опорное напряжение Uоп. Схема симметрична, поэтому в исходном состоянии (Uвх=Uоп) и через оба транзистора протекают одинаковые токи. Через сопротивление Rэ протекает общий ток IО.

Рисунок 14 Эмиттерно-связанная логика: а) переключатель тока; 

б) упрощенная принципиальная схема

При увеличении Uвх ток через транзистор VT1 увеличивается, возрастает падение напряжения на сопротивлении Rэ, транзистор VT2 подзакрывается и ток через него уменьшается. При входном напряжении, равном уровню лог «1» (Uвх=U1), транзистор VT2 закрывается и весь ток протекает через транзистор VT1. Параметры схемы и ток I0 выбираются таким образом, чтобы транзистор VT1 в открытом состоянии работал в линейном режиме на границе области насыщения.

При уменьшении Uвх до уровня лог. «0» (Uвх=U0), наоборот, транзистор VT1 закрыт, а транзистор VT2 находится в линейном режиме на границе с областью насыщения.

В схеме ЭСЛ (Рисунок 14,б) параллельно транзистору VT1 включается ещё один или несколько транзисторов (в зависимости от коэффициента объединения по входу), которые составляют одно из плеч переключателя тока. К выходам ЛЭ для повышения нагрузочной способности подключены два эмиттерных повторителя VT4 и VT5.

При подаче на все входы или на один из них, например, первый, сигнала UВХ1=U1, транзистор VT1 открывается и через него протекает ток I0, а транзистор VT3 закрывается. 

UВЫХ1 = U1 – UБЭ.нас = U0

UВЫХ2 = UПИТ – UБЭ.нас = U1

Таким образом, по первому выходу данная схема реализует логическую операцию ИЛИ-НЕ, а по второму — операцию ИЛИ. Нетрудно видеть, что пороговое напряжение UПОР=UОП, логический перепад ΔU=U1-U0=UБЭ.нас и помехоустойчивость схемы U+ПОМ=U-ПОМ=0,5UБЭ.нас.

Входные токи элемента, а следовательно, и токи нагрузки ЭСЛ малы: I0ВХ≈0, ток I1ВХ равен базовому току транзистора, работающего на границе области насыщения, а не в области насыщения. Поэтому нагрузочная способность элемента велика и коэффициент разветвления достигает 20 и более.

Поскольку логический перепад невелик, то нестабильность напряжения источника питания существенно влияет на помехоустойчивость ЭСЛ. Для повышения помехоустойчивости в схемах ЭСЛ заземляют не отрицательный полюс источника питания, а положительный. Это делается для того, чтобы большая доля напряжения помехи падала на большом сопротивлении Rэ и только малая её доля попадала на входы схемы.

При совместном использовании ЛЭ ЭСЛ и ТТЛ между ними приходится включать специальные микросхемы, которые согласуют уровни логических сигналов. Их называют преобразователями уровней (ПУ).

Высокое быстродействие ЭСЛ обусловлено следующими основными факторами: 

1 Открытые транзисторы не находятся в насыщении, поэтому исключается этап рассасывания неосновных носителей в базах.

2 Управление входными транзисторами осуществляется от эмиттерных повторителей предшествующих элементов, которые, имея малое выходное сопротивление, обеспечивают большой базовый ток и, следовательно, малое время открывания и закрывания входных и опорного транзисторов.

3 Малый логический перепад сокращает до минимума время перезарядки паразитных емкостей элемента.

Все эти факторы в комплексе обеспечивают малое время фронта и среза выходного напряжения элементов ЭСЛ.

Для ЭСЛ характерны следующие средние параметры: Uпит=–5В; U1=–(0,7–0,9)В; U0=–(1,5–2)В; tЗД.ср=3–7 нс; Pпот=10–20 мВт.

Перспективными считаются серии К500 и К1500, причём серия К1500 относится к числу субнаносекундных и имеет время задержки распространения менее 1 нс. (Таблица 8).

Таблица 8 Параметры основных серий ЛЭ ЭСЛ

Параметры Серии К500 К1500 Входной ток I0ВХ,мА 0,265 0,35 Входной ток I1ВХ, мА 0,0005 0,0005 Выходное напряжение U0ВЫХ, В -1,85…-1,65 -1,81…-1,62 Выходное напряжение U1ВЫХ, В -0,96…-0,81 -1,025…-0,88 Выходное пороговое напряжение, В:  U0ВЫХ.пор -1,63 -1,61 U1ВЫХ.пор -0,98 -1,035 Время задержки распространения, нс 2,9 1,5 Допустимое напряжение помехи, В 0,125 0,125 Коэффициент разветвления KРАЗ 15 — Напряжение питания, В -5,2; -2,0 -4,5; -2,0 Потребляемая мощность на элемент, мВт 8…25 40

3.4 Транзисторная логика с непосредственными связями (ТЛНС) 

В схеме элемента ТЛНС сопротивление нагрузки включено в цепь соединенных коллекторов двух транзисторов (Рисунок 15,а). Входные сигналы X1 и X2 подаются на базы этих транзисторов. Если X1 и X2 одновременно равны «лог 0», то оба транзистора закрыты и на выходе схемы будет высокий потенциал Y=1. Если хотя бы на один, или на оба входа, подать высокий потенциал «лог 1», то один или оба транзистора открыты и на выходе схемы будет низкий потенциал Y=0. Таким образом, схема выполняет операцию ИЛИ-НЕ.

Рисунок 15 ЛЭ НСТЛ а) и входные характеристики транзисторов нагрузки б).

Как видно, схема элемента НСТЛ предельно проста, однако у неё есть существенный недостаток. Когда на выходе элемента установлен потенциал лог. «1», на базы транзисторов нагрузок, как показано на рисунке 15,а пунктиром, подаётся постоянный потенциал U¹. Из-за разброса параметров транзисторов (см. рисунок 15,б), токи баз транзисторов могут существенно различаться. В результате один из транзисторов может войти в глубокое насыщение, а другой — находиться в линейном режиме. При этом уровни «лог.1» будут существенно различаться, что неизменно приведёт к сбоям в работе устройства в целом. Поэтому схема ЛЭ НСТЛ применяется только на транзисторах, управляемых напряжением. 

3.5 Интегральная инжекционная логика

Элементы интегральной инжекционной логики (И²Л) не имеют аналогов в дискретной схемотехнике и могут быть реализованы только в интегральном исполнении (рисунок 16,а). Элемент И²Л состоит из двух транзисторов: горизонтальный p-n-p-транзистор выполняет роль инжектора, а вертикальный многоколлекторный n-p-n-транзистор работает в режиме инвертора. Общая область n-типа служит базой p-n-p-транзистора, а также эмиттером n-p-n-транзистора и подключается к «заземлённой» точке. Коллектор p-n-p-транзистора и база n-p-n-транзистора также являются общей областью. Эквивалентная схема приведена на рисунке 16,б.

Рисунок 16 Транзистор с инжекционным питанием: а — структурная схема, б — эквивалентная схема, в — эквивалентная схема с генератором тока.

В цепь эмиттер-база инжектора подаётся напряжение питания UПИТ. Минимальное напряжение источника определяется падением напряжения на эмиттерном переходе: UКЭ.нас=0,7 В. Но для стабилизации тока эмиттера I0 последовательно с источником включается резистор R и берут напряжение источника питания UПИТ=1…1,2 В. При этом p-n-переход эмиттер-база VT1 открыт и имеет место диффузия дырок к коллекторному переходу. По мере движения к коллектору часть дырок рекомбинируют с электронами, но их значительная часть достигает коллекторного перехода и, пройдя через него, попадают в p-базу инвертора (транзистора VT2). Этот процесс диффузии, т.е. инжекции дырок в базу идёт постоянно, независимо от входного воздействия.

Если напряжение на базе VT2 Uвх=U0, что соответствует замкнутому состоянию ключа S, дырки, попадающие в p-базу инвертора, беспрепятственно стекают к отрицательному полюсу источника питания. В цепи коллектора транзистора VT2 ток не протекает и это эквивалентно разомкнутому состоянию коллекторной цепи VT2. Такое состояние выходной цепи соответствует напряжению лог. «1».

При Uвх=U1 (ключ S разомкнут) дырки в p-базе инвертора накапливаются. Потенциал базы начинает повышаться и соответственно понижаются напряжения на переходах VT2 до тех пор, пока эти переходы не откроются. Тогда в коллекторной цепи транзистора VT2 будет протекать ток и разность потенциалов между эмиттером и коллектором инвертора (транзистора VT2) будет близка к нулю, т.е. этот транзистор представляет собой короткозамкнутый участок цепи, и это состояние будет соответствовать уровню лог. «0». Таким образом, рассмотренный элемент выполняет роль ключа.

Как известно, коллекторный ток транзистора, включённого в схему с общей базой, не зависит от изменения напряжения на коллекторе в широких пределах. Транзистор VT1 включён в схему с ОБ. Из теории работы биполярного транзистора известно, что его выходная характеристика, снятая при постоянном токе эмиттера, почти горизонтальна, то есть ток коллектора не зависит от напряжения на коллекторе. Поэтому он может быть заменён эквивалентным генератором тока. В соответствии с теоремой об эквивалентном генераторе тока, прибавление или вычитание от  источника тока постоянного напряжения не влияет на величину тока этого генератора. В соответствии с этим схема транзистора с инжекционным питанием представляется более простой эквивалентной схемой, приведённой на рисунке 16,в.

Если Uвх=U1, то ток I0 от генератора тока втекает в базу VT2, открывая его. При этом Uвх=U0. Если Uвх=U0, то ток I0 замыкается на «землю», транзистор VT2 закрыт и Uвых=U1.

Сила тока инжекции I0 невелика (10 нА…100 мкА), поэтому транзистор работает в активном режиме. Среднее время задержки распространения сигнала определяется лишь длительностью процесса рассасывания избыточных зарядов в базе инвертора и временем перезарядки паразитных емкостей, поэтому ключ является быстродействующим. Быстродействие ключа возрастает в при увеличении тока инжекции.

Рисунок 17 Интегральная инжекционная логика (И²Л): схема элемента ИЛИ-НЕ а) и реализация логической функции И б).

Применение многоколлекторного транзистора позволяет поделить общий коллекторный ток VT2 на несколько одинаковых порций, достаточных для управления входом одного аналогичного элемента. Благодаря этому становится возможным применение простейшей схемы логического элемента ИЛИ-НЕ, приведённой на рисунке 17,а. Эта схема подобна схеме элемента НСТЛ (см. рисунок 15,а). В отличие от схемы элемента ИЛИ-НЕ НСТЛ, в элементе ИЛИ-НЕ И²Л не требуется даже резистор в цепи объединённых коллекторов, поскольку питание коллекторная цепь получает от генератора тока последующего каскада.

На рисунке 17,б приведена схема, реализующая логическую функцию И. При подаче на оба входа (X1 и X2) сигнала лог. «0» на объединённых коллекторах инверторов (VT3 и VT4) будет уровень лог. «1». Когда на один из входов, или на оба входа одновременно, подаётся сигнал лог. «1», на выходе схемы имеем сигнал лог. «0», что соответствует выполнению логической операции И.

Элементы И²Л занимают малую площадь на подложке, имеют незначительные потребляемую мощность и энергию переключения. Для них характерны следующие параметры: UПИТ=1 В; tзад.ср=10…100 нс; Kраз=3,5; Kоб=1.

3.6 Логические элементы на МОП-транзисторах

В логических элементах на МОП-транзисторах используется два типа транзисторов: управляющие и нагрузочные. Управляющие — имеют короткий, но достаточно широкий канал и поэтому имеют высокое значение крутизны и управляются малым напряжением. Нагрузочные, наоборот, имеют более длинный, но узкий канал, поэтому имеют более высокое выходное сопротивление и выполняют роль большого активного сопротивления.

Существенным преимуществом логических элементов на МОП-транзисторах перед логическими элементами на биполярных транзисторах является малая мощность, потребляемая входной цепью. Однако по быстродействию они уступают схемам на биполярных транзисторах. Это обусловлено тем, что у них имеются сравнительно большие паразитные ёмкости CЗИ и CСИ, на перезарядку которых затрачивается определённое время. Кроме того, выходное сопротивление у открытого МОП-транзистора больше, чем у биполярного, что увеличивает время заряда конденсаторов нагрузки и ограничивает нагрузочную способность ЛЭ.

3.6.1 Логические элементы на ключах с динамической нагрузкой

Логические элементы на ключах с динамической нагрузкой состоят из одного нагрузочного и нескольких управляющих транзисторов. Если управляющие транзисторы включены параллельно, то, как и в НСТЛ (см. рисунок 15,а), элемент осуществляет логическую операцию ИЛИ-НЕ, а при последовательном соединении — операцию И-НЕ (рисунок 18,а,б).

Рисунок 18 Схемы элементов МОП ТЛ: а) – ИЛИ-НЕ, б) – И-НЕ.

При наличии на входах X1 и X2 напряжения UВХ=U0<UЗИ.пор управляющие транзисторы VT1 и VT2 закрыты. При этом напряжение на выходе соответствует уровню лог. «1». Когда на одном или на обоих входах элемента действует напряжение UВХ=U1>UЗИ.пор, то на выходе имеем лог. «0», что соответствует выполнению логической операции ИЛИ-НЕ.

В схеме элемента И-НЕ управляющие транзисторы включены последовательно, поэтому уровень лог. «0» на выходе схемы имеет место только при единичных сигналах на обоих входах.

Элементы МОП ТЛ имеют высокую помехоустойчивость, большой логический перепад, малую потребляемую мощность и сравнительно низкое быстродействие. Для элементов на низкопороговых МОП-транзисторах обычно UПИТ=5…9 В, а на высокопороговых UПИТ=12,6…27 В. Основные параметры МОП ТЛ: Pпот=0,4…5 мВт, tЗД.ср=20…200 нс; U0≤1 В; U1≈7 В.

3.6.2 Логические элементы на комплементарных ключах

Комплементарный ключ состоит из двух МОП-транзисторов с каналами разного типа проводимости, входы которых соединены параллельно, а выходы последовательно (рисунок 19,а). При напряжении на затворах, больших порогового, для транзистора с каналом определённого типа соответствующий транзистор открыт, а другой закрыт. При напряжении противоположной полярности, открытый и закрытый транзисторы меняются местами.

ЛЭ на комплементарных ключах (КМОП) имеют ряд неоспоримых достоинств.

Они успешно работают при изменении в широких пределах напряжения источника питания (от 3 до 15 В), что недостижимо для ЛЭ, в состав которых входят резисторы.

В статическом режиме при большом сопротивлении нагрузки ЛЭ КМОП практически не потребляют мощности.

Для них также характерны: стабильность уровней выходного сигнала и малое его отличие от напряжения источника питания; высокое входное и малое выходное сопротивления; лёгкость согласования с микросхемами других технологий.

Рисунок 19 Схемы логических элементов КМОП ТЛ: а) инвертор, б) ИЛИ-НЕ, в) И-НЕ.

Схема ЛЭ КМОП, выполняющего функцию 2ИЛИ-НЕ, приведена на рисунке 19,б. Транзисторы VT1 и VT3 имеют канал р-типа и открыты при напряжениях на затворах, близких к нулю. Транзисторы VT2 и VT4 имеют канал n-типа и открыты при напряжениях на затворах, больших порогового значения. Если на обоих или на одном из входов действует уровень лог. «1», то на выходе схемы будет сигнал лог. «0», что соответствует выполнению логической операции ИЛИ-НЕ.

Если группы ярусно и параллельно включённых транзисторов поменять местами, то будет реализован элемент, выполняющий функцию И-НЕ (рисунок 19,в). Он работает аналогично предыдущему. Транзисторы VT1 и VT3 имеют канал p-типа и открыты при напряжении на затворах, близких к нулю. Транзисторы VT2 и VT4 имеют канал n-типа и открыты при напряжениях на затворах, больших порогового значения. Если открыты оба эти транзистора, то на выходе будет установлен сигнал «лог. 0».

Таким образом, сочетание параллельного включения транзисторов с каналами p-типа электропроводности, и ярусного соединения транзисторов с каналами n-типа позволили реализовать функцию И-НЕ.

В ЛЭ КМОП очень просто реализуют элементы с тремя устойчивыми состояниями. Для этого последовательно с транзисторами инвертора включают два комплементарных транзистора VT1, VT4 (рисунок 20,а), управляемых инверсными сигналами

Рисунок 20 Инвертор с тремя выходными состояниями а); согласование ЛЭ ТТЛ с ЛЭ КМОП б).

Согласование ЛЭ ТТЛ с ЛЭ КМОП можно выполнить несколькими способами: 

1) Питать ЛЭ КМОП малым напряжением (+5 В), при которых сигналы ЛЭ ТТЛ переключают транзисторы ЛЭ КМОП; 

2) Использовать ЛЭ ТТЛ с открытым коллектором, в цепь выхода которых включён резистор, подключенный к дополнительному источнику напряжения (рисунок 20,б).

При хранении и монтаже следует опасаться статического электричества. Поэтому при хранении выводы микросхем электрически замыкают между собой. Монтаж их производится при выключенном напряжении питания, причём обязательно использование браслетов, с помощью которых тело электромонтажников соединяется с землёй.

ЛЭ КМОП-серий широко применяются при построении экономичных цифровых устройств малого и среднего быстродействия. Параметры некоторых серий ЛЭ КМОП типа приведены в таблице 8.

Таблица 8 Параметры некоторых серий ЛЭ КМОП типа

Параметры серия 176, 561, 564 1554 Напряжение питания UПИТ, В 3…15 2…6 Выходные напряжения, В: низкого уровня U0ВЫХ <0,05 <0,1 высокого уровня U1ВЫХ UПИТ–0,05 UПИТ–0,01 Среднее время задержки сигнала, нс: для UПИТ=5 В 60 3,5 для UПИТ=10 В 20 — Допустимое напряжение помехи, В 0,3 UПИТ — Мощность, потребляемая в статическом режиме, мВт/корпус 0,1 0,1…0,5 Входное напряжение, В 0,5…(UПИТ+0,5 В) 0,5…(UПИТ+0,5 В) Выходные токи, мА 1…2,6 >2,4 Мощность, потребляемая при частоте переключения f=1 МГц, UПИТ=10 В, =50 пф, мВт/корпус 20 — Тактовая частота, МГц — 150

Оглавление


Главная | Контакты | Нашёл ошибку | Прислать материал | Добавить в избранное
Схема логического элемента не на транзисторах 559
Схемная реализация логических элементов И-ИЛИ 210
3 Логические элементы / Лекции по схемотехнике
Схемная реализация логических элементов И-ИЛИ 400
Логические элементы или
Схемная реализация логических элементов И-ИЛИ 708
4.7. ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ
Схемная реализация логических элементов И-ИЛИ 619
5. Логические элементы
Схемная реализация логических элементов И-ИЛИ 488
Логический элемент И
Схемная реализация логических элементов И-ИЛИ 30
Схемная реализация логических элементов И-ИЛИ 32
Схемная реализация логических элементов И-ИЛИ 26
Схемная реализация логических элементов И-ИЛИ 56
Схемная реализация логических элементов И-ИЛИ 94
Схемная реализация логических элементов И-ИЛИ 16
Схемная реализация логических элементов И-ИЛИ 21
Схемная реализация логических элементов И-ИЛИ 14
Схемная реализация логических элементов И-ИЛИ 72
Схемная реализация логических элементов И-ИЛИ 63